简单百科
电子设计自动化

电子设计自动化

电子设计自动化（英语：Electronic 设计自动化技术，缩写：saber仿真软件），是指采用大规模可编程逻辑器件作为电路设计载体，利用硬件描述语言作为电路系统控制逻辑的主要描述工具，使用计算机、面向大规模可编程逻辑器件的软件开发工具以及实验开发系统作为开发工具，完成具有用户指定专有控制功能的单芯片电子系统或集成电路的设计技术。

在EDA出现之前，集成电路设计人员必须用手工的方式完成集成电路的电路设计和版图等工作。20世纪80年代，EDA技术向计算机辅助工程设计（CAE）转型。此阶段工具不仅具备图形绘制能力，更拓展至电路功能设计与结构优化，通过网络表实现两者协同。20世纪90年代起，EDA技术进入全面自动化阶段。此阶段工具覆盖物理校验、布局、逻辑综合、软硬件协同设计等全流程。21世纪起，以软硬件协同设计、具有知识产权的内核复用和超深亚微米技术为支撑的SOC是国际超大规模集成电路的发展趋势和新世纪集成电路的主流。电子设计自动化全过程通过相关的专用软件工具实现，由软件工具自动完成电路描述程序的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局线、逻辑仿真，最后对特定目标芯片进行适配编译、逻辑映射、编程下载等工作，形成最终的集成电子系统或专用集成电路芯片。

saber仿真软件被誉为“芯片之母”，是电子设计的基石产业。拥有百亿美金的EDA市场构筑了整个电子产业的根基，可以说“谁掌握了EDA，谁就有了芯片领域的主导权。”因电子设计自动化在集成电路设计过程中的重要性，EDA逐渐被业界赋予“芯片设计工具”的代名词。电子设计自动化技术涉及许多领域，覆盖了集成电路从设计到掩模生成的整个过程，包括设计领域、模拟仿真领域、分析和验证领域、制造准备领域。结合生产现场的特定需求，电子设计自动化为多个工业领域的生产现场控制提供低功耗、高集成、高运算速度的专用集成电路，能够有效解决困扰工业控制的实时性、抗干扰、并行处理以及多变量复杂控制要求等问题。

历史发展

在saber仿真软件出现之前，集成电路设计人员必须用手工的方式完成集成电路的电路设计和版图等工作。

20世纪70年代，受限于软件、硬件及集成电路技术水平，EDA技术尚处于萌芽期，主要应用于计算机辅助设计（CAD）。彼时，设计人员依赖计算机与专用软件完成集成电路版图编辑、PCB布局布线等基础任务，替代传统手工操作。这一阶段EDA工具聚焦于板级电路系统设计，采用中小规模集成电路或分立元件构建系统架构，通过二维图形工具实现布线、布局等自动化操作，最终需在焊接完成的PCB板上完成系统调试。20世纪70年代中期到80年代，开发人员尝试将整个设计过程自动化，而不仅仅满足于自动完成掩模草图。第一个电路布局、布线工具在这个阶段研发成功。出现了以Mentor、Daisy、Valid为代表的CAE（计算机辅助工程，计算机 Aided Engineering）系统，为工程师提供了较为便捷的电路原理图输入、功能模拟、分析验证功能。

20世纪80年代，EDA技术向计算机辅助工程设计（CAE）转型。此阶段工具不仅具备图形绘制能力，更拓展至电路功能设计与结构优化，通过网络表实现两者协同。saber仿真软件工具新增原理图输入、逻辑模拟、定时分析、故障仿真及自动布局布线等功能，重点解决设计前期的功能验证与模拟分析问题。尽管自动综合能力工具开始涌现，但基于原理图的设计方式在复杂逻辑或系统级设计中仍面临挑战。1980年，加州理工学院的Carver Mead和Lynn Conway出版了《超大规模集成电路系统导论》（Introduction to VLSI Systems）。这一具有重大意义的著作提出了通过编程语言来进行芯片设计的新思想。从1981年开始，电子设计自动化逐渐开始商业化。1984年的设计自动化会议（设计自动化技术 Conference）上还举办了第一个以电子设计自动化为主题的展销展览。Gateway设计自动化公司（该公司在1990年被凯登思公司收购）在1986年推出了一种硬件描述语言Verilog，这种语言是现在最流行的高级抽象设计语言。1987年，在美国国防部的资助下，另一种硬件描述语言vhdl被创造出来。根据这些语言规范产生的各种仿真系统迅速被推出，使得设计人员可对设计的芯片进行直接仿真。后来，技术的发展更侧重于逻辑综合。

20世纪90年代起，伴随超大规模集成电路、高性能计算及电子系统设计理论的突破，EDA技术进入全面自动化阶段。此阶段工具覆盖物理校验、布局、逻辑综合、软硬件协同设计等全流程，实现硬件描述语言（HDL）从语言描述到门级网表的完整映射，并支持电路向特定器件结构的优化部署。微电子工艺跃升至深亚微米级，器件集成度突破百万门级，驱动电路设计从集成电路应用转向集成电路设计、片上系统（SoC）与专用系统开发。saber仿真软件工具具备抽象设计能力，提供框图、状态图及流程图编辑功能，并构建vhdl、ABEL等硬件描述语言的标准元件库。此外，EDA技术突破电子设计边界，与其他领域深度融合，催生大量基于EDA的片上专用系统，自顶向下设计理念与软硬核功能库成为主流设计范式。

21世纪起，以软硬件协同设计（软件/Hardware Co - 设计）、具有知识产权的内核（Intellectual Property Core，IP核）复用和超深亚微米（Very Deep Sub - Micron，VDSM）技术为支撑的SOC（System on Chip，片上系统）是国际超大规模集成电路（VLSI）的发展趋势和新世纪集成电路的主流。第四代saber仿真软件工具是面向VDSM + SOC + IP的新一代系统。面向超深亚微米的SOC，是把一个完整的系统集成在一个芯片上，或用一个芯片实现一个功能完整的系统。随着集成电路制造工艺以及EDA设计方法的改进，SOC已经走向实用。SOC是微电子设计领域的一场革命。SOC是从整个系统的角度出发，把处理机制、模型算法、软件（特别是芯片上的操作系统——嵌入式的操作系统）、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系统的功能。它的设计必须从系统行为级开始自顶向下。

技术特点

采用软件方式的硬件设计

电子设计自动化是一种软件方式的硬件设计过程，具有与传统程序设计一样的代码编辑、编译过程，电子设计自动化的集成开发环境同样可以从为程序设计者提供查错、纠错功能。同时，描述硬件的程序代码不仅可以描述集成电路的组成结构与连接关系，还可以描述集成电路的功能行为与输入/输出对应关系。电子设计自动化的上述特点为非专业集成电路的工程设计人员研制自身专业领域的专用电子系统或集成电路提供了有效途径，掌握硬件描述语言的工程设计人员可以方便地将本专业的工程方法固化到集成电路中，从而形成专业性更强的专用电子系统或集成电路。

软件到硬件的转换由开发软件自动完成

电子设计自动化通过其软件工具实现从硬件描述语言到硬件集成电路的转换，转换过程由工具软件自主完成，设计人员可以通过修改器件设置、引脚分配、配置模式等达到修改设计的目的。

设计过程中可用软件仿真

电子设计自动化开发系统多带有软件仿真模块或第三方的软件仿真工具，借助工具，设计人员可以实现对当前电路的功能、时序、行为仿真，评价设计效果并根据效果及时修正电路设计。

线上可编程

现代的大多数可编程逻辑器件具备isp（也称在线配置）功能，借助电子设计自动化工具软件与编程电缆等编程硬件，设计人员可以将改好的程序即时下载（烧录）至标器件，无需使用第三方的专用烧录器或编程器。在线编程也为现有系统升级与更新换代提供了方便，用户可以在不改变硬件的情况下实现新的系统，增强功能。

单芯片集成系统

不同于传统的硬件电路设计，电子设计自动化最终实现的是电子系统的集成芯片，避免了传统电路中大量使用的分立元件、中小规模集成电路及必需的焊接、连线，因此能够实现较高的集成度、可靠性以及系统的低功耗。

主要内容

电子设计自动化的基本内容主要包括大规模可编程逻辑器件、硬件描述语言与开发工具。三者各司其职。其中，硬件描述语言用于系统描述，说明电子系统的功能、组成结构或动作行为；开发工具负责程序输入、程序编译，将硬件描述语言转换为实际电路并下载至可编程逻辑器件：大规模可编程逻辑器件则负责接收生成的最终电路，在开发工具的控制下实现集成系统。

大规模可编程逻辑器件

大规模可编程逻辑器件PLD是一种内部集成了大量逻辑电路与可编程连接线的半成品集成电路，一般由专业集成电路厂商制造，可编程配置实现用用户需要的任意功能。常用的可编程逻辑器件主要有复杂可编程逻辑器件（CPLD）与现场可编程逻辑门阵列（FPGA）两类。相关的器件制造商有很多，代表性的厂家包括Xilinx、阿尔特拉和Lattice半导体、Microsemi等。

大规模可编程逻辑器件适合于新品研制或小批量产品开发，在开发周期、上市速度上具有优势，同时大规模可编程逻辑器件转掩模ASIC方便，开发风险大为降低，是现代电子设计方法去的重要载体。与传统电路相比，PLD在集成度、速度、可靠性方面具有明显的优势，因而它在工业、消费类电子等领域得到了广泛应用。同样作为可编程逻辑器件，CPLD与FPGA具有各自不同的特点。一般而言，相对于FPGA，CPLD无需外部FLASH存储器，具有较快的速度与较小的规模，内部硬件资源小于FPGA。因此，在实际选用时，针对复杂逻辑、复杂算法或者多功能系统、单片系统等场合，多选用FPGA：针对速度要求高、逻辑相对简单、功能相对单一的场合，多选用普通规模CPLD。然而，随着技术的进步，CPLD的密度也在不断扩大，逻辑资源不断增多，FPGA也在借鉴CPLD的器件优势，出现了内部带有FLASH的器件，也就是说CPLD与FPGA之间的界限有模糊化的趋势。

硬件描述语言

电子设计自动化中，硬件描述语言用于描述电子系统的逻辑功能行为、电路线结构与连接形式，它尤其适合大规模系统的设计。电子设计自动化设计中应用最为广泛的硬件描述语言主要有vhdl、Verilog HDL、ABEL等。

VHDL

VHDL全称为Very-High-Speed Integrated Circuit Hardware Description Language，是IEEE与美国国防部共同确认的标准硬件描述语言，亦是支持工具最为广泛的硬件描述语言之一。其具备强大的硬件描述能力，是一种全方位的HDL，涵盖系统行为级、寄存器传输级及逻辑门级等多个设计层次。VHDL支持硬件的结构描述、数据流描述、行为描述以及三种形式的混合描述方法，自顶向下或自底向上的电路设计方法均可通过VHDL实现。同时，vhdl广泛的描述能力使设计人员能够聚焦于系统功能，而在物理实现上仅需投入较少精力。VHDL代码简洁明确，适用于复杂控制逻辑的描述；描述方式灵活便捷，且便于设计交流与重用；作为一种标准语言，VHDL不依赖于特定器件，被众多saber仿真软件工具所支持，移植性良好。

Verilog HDL

Verilog HDL同样为IEEE的标准硬件描述语言，由Gateway 设计Automation公司于1983年提出。Verilog HDL采用文本形式描述数字电路的硬件结构与行为，可描述逻辑电路图、逻辑表达式及数字系统的逻辑功能。Verilog以模块为基础实现设计，风格与c语言类似，形式自由、灵活，易于掌握，支持其的EDA工具较多，综合过程较vhdl稍显简单，但在高级描述方面不及VHDL。

ABEL

ABEL支持多种输入方式的HDL，输入方式涵盖布尔方程、高级语言方程、状态图与真值表等。ABEL广泛应用于各类可编程逻辑器件的逻辑功能设计，因其语言描述的独立性，以及具备上至系统、下至门级电路的宽口径描述功能，故适用于各种不同规模的可编程器件设计。ABEL-HDL还能对所设计的逻辑系统进行功能仿真，无需预估实际芯片的结构。与VHDL、Verilog等语言相比，ABEL适用范围广、使用灵活、格式简洁、编译要求宽松，适合速成或初学者学习，但综合工具相对较少。

开发工具

不同于传统的软件开发工具，saber仿真软件开发工具直接面向特定的一类或几类可编程逻辑器件（PLD）。自20世纪70年代可编程逻辑器件出现以来，其始终处于持续的高速发展阶段，要求相应的开发工具必须不断更新换代，以适应PLD技术的飞速进步。因此，EDA开发工具主要由器件生产厂家研制，或与专业软件厂商联合开发。结合所生产的PLD器件，阿尔特拉、Xilinx、Lattice半导体等厂商均推出了面向自身器件的专用开发工具。

Altera的开发工具

Altera的saber仿真软件工具主要包括MAXPLUS II、Quartus II等系列软件。其中，Quartus II系列平台是当前Altera的主流开发平台，而MAXPLUS II曾是高校早期EDA教学的重要内容。Altera的系列开发平台具有友好的人机交互，能够清晰体现EDA的设计流程，在EDA教学及工程实践中均有广泛应用。阿尔特拉的系列开发工具采用集成开发环境（IDE），支持原理图、文本、波形、EDIF及多种混合设计输入模式，兼容vhdl、Verilog等描述工具，功能强大。其中，MAXPLUS II仅支持MAX7000/3000、Flex等早期系列器件。

Lattice半导体的开发工具

Lattice半导体是全球主要的可编程逻辑器件（PLD）厂商之一，其发明的isp技术及生产的具有独特结构的CPLD、FPGA器件使其在可编程器件领域占据重要地位。自21世纪以来，Lattice的PLD器件受到越来越多企业的青睐，LatticeXP2等系列器件被包括中国大陆在内的大量通信、工控企业选用。 Lattice半导体的PLD开发工具主要包括早期的ispEXPERT系列及当前主流的ispLever系列开发平台。其开发工具面向自身的CPLD与FPGA器件，支持vhdl、ABEL、Verilog等多种语言的设计、综合、适配、仿真及在线下载。

Xilinx的开发工具

Xilinx曾是全球最大的PLD制造商，其开发软件包括Foundation和ISE系列集成工具，其中ISE系列工具为当前主流设计平台，采用自动化、完整的IDE集成设计环境。Xilinx在欧美、日本及亚太地区拥有广泛的用户群。除上述集成工具外，针对saber仿真软件过程中的设计输入、逻辑综合等操作，还有大量第三方工具，例如HDL专用文本编辑器UltraEdit、HDLTurboWriter，可视化HDL/Verilog编辑工具Visual HDL/Visual Verilog，HDL逻辑综合工具Synplicity等。

应用领域

EDA技术涉及许多领域，覆盖了集成电路从设计到掩模生成的整个过程，包括设计领域、模拟仿真领域、分析和验证领域、制造准备领域。下述领域适用于芯片、专用集成电路（ASIC）、FPGA的构建，印刷电路板（PCB）设计也有类似特点。

设计领域

行为级综合（高级综合或算法）：具有更高的抽象级别，并允许自动进行体系结构的探索处理。它涉及将所设计的抽象行为级描述转换为可综合的RTL描述。输入的规格可以是行为级的vhdl、SystemC算法、C++等，经过综合后生成HDL/Verilog RTL级描述语言。

逻辑综合（Synthesis）：对芯片抽象逻辑的翻译，将逻辑的寄存器传输（Register Transfer Level, RTL）级描述（通常通过一个指定的硬件描述语言，如Verilog或VHDL）转换成由独立逻辑门组成的网表。

原理图设计输入：设计芯片的电路图，输出Verilog、VHDL、集成电路通用模拟程序及其他格式。

布图规划（Floorplan）：将逻辑门、电源和地平线、I/O引脚及硬件宏单元摆放到希望的位置。（这类似于一个城市规划师对住宅、商业和工业区域的划分处理）

布局（Place）和布线（route）：（对于数字器件）利用工具自动对综合后的门级网表进行逻辑门和其他经工艺映射后的元件进行布局，紧接着进行设计布线，将各元件的信号线和电源终端用导线连接起来。

晶体管版图设计：在模拟/混合信号器件中将原理图转换成布局示意图，包含器件的所有图层。

协同设计：两个或更多的电子系统的并行设计、分析或优化。通常这些电子系统属于不同的衬底，如多块PCB板或多芯片封装。

IP核：提供预编程的设计元素。

saber仿真软件技术数据库：EDA应用程序的专用数据库。因为历史上一般用途的数据库在性能上无法满足要求。

模拟仿真领域

模拟：对电路的工作进行模拟以验证其正确性和性能。

晶体管级模拟：电路/版图行为的低级晶体管级模拟，器件级精度。

逻辑级模拟：RTL或门级网表的数字模拟，布尔逻辑级精度。

行为级模拟：对设计的体系结构运行进行高级别模拟，环路级或接口级精度。

硬件仿真：使用专用硬件仿真目标设计逻辑。有时可插入系统，代替尚未完成的芯片；这就是所谓的在电路仿真。

工艺CAD（Technology CAD, TCAD）：对基本的工艺加工技术进行模拟和分析。半导体工艺模拟可以得到掺杂浓度分布，直接从器件物理推导出器件的电学特性。

电磁场运算（或仅是场运算）：直接对IC或PCB设计中感兴趣的问题求解麦克斯韦方程组，比全局的版图提取要慢，但更准确。

分析和验证领域

制造准备领域

发展状况

从行业格局看，长期以来，全球电子设计自动化市场被新思科技（Synopsys）、凯登思（cadence）和西门子股份公司EDA（Siemens EDA）三家国际厂商（又称“saber仿真软件三巨头”）垄断，厂商拥有完整的、有总体优势的全流程产品。在中国市场，目前三家国际巨头占据主导地位，合计市场份额超过70%。截至2020年，全球电子设计自动化市场规模约为100亿美元，年增长率在7%左右。

2023年，中国电子设计自动化市场规模约127亿元人民币，约占全球EDA市场的10%。2024年，全球电子设计自动化市场规模约为157.1亿美元。据中国半导体行业协会预测，2025年中国EDA市场规模将达到184.9亿元。

2025年，继新思科技、西门子股份公司电子设计自动化等国际巨头接连出手并购之后，中国国内电子设计自动化产业的并购步伐明显提速。同年4月11日晚间，中国国内电子设计自动化领先厂商概伦电子披露，公司拟通过发行股份及支付现金的方式取得锐成芯微100%股权及纳能微45.64%股权，本次交易完成后，锐成芯微与纳能微均将成为上市公司的全资子公司。

社会意义

saber仿真软件被誉为“芯片之母”，是电子设计的基石产业。拥有百亿美金的EDA市场构筑了整个电子产业的根基，可以说“谁掌握了EDA，谁就有了芯片领域的主导权。”近年来，中国在多个领域面临关键核心技术“卡脖子”的危机，其中对芯片技术领域的制约尤为严重，尽快打破垄断、让芯片关键技术不再受制于人可谓刻不容缓。对于中国来说，EDA芯片设计软件的国产化对于芯片领域的突破意义与光刻机制造同等重要。因此，中国团队拿下EDA全球冠军可以说为中国前沿科技领域研究注入了强心剂，极大程度上提振了中国突破技术封锁、实现高端芯片制造独立自主的信心。